信號完整性設(shè)計在產(chǎn)品開發(fā)中越來越受到重視，而信號完整性的測試手段種類繁多，有頻域，也有時域的，還有一些綜合性的手段，比如誤碼測試。這些手段并非任何情況下都適合使用，都存在這樣那樣的局限性，合適選用，可以做到事半功倍，避免走彎路。本文重點(diǎn)介紹時序測試測試手段及時序測試相關(guān)的設(shè)備。

時序測試的重要性？

在某產(chǎn)品測試過程中，工程師反饋偶爾會出現(xiàn)數(shù)據(jù)異常，經(jīng)過系統(tǒng)性的分析，推測可能是ADC芯片的SPI通信總線的時序存在偶發(fā)異常。目前市場上元器件的工作速率越來越快，時序容限越來越小，時序問題導(dǎo)致產(chǎn)品不穩(wěn)定是非常常見的，時序的一致性和穩(wěn)定性分析，一直以來都是業(yè)界難題，時序測試是非常必要的。

時序測試環(huán)境搭建？

測試時序通常需要多通道的示波器和多個探頭，示波器的邏輯觸發(fā)或者碼型和狀態(tài)觸發(fā)功能，對于快速捕獲到需要的波形，很有幫助，多個探頭在實(shí)際操作中，并不容易，又要拿探頭，又要操作示波器。

時序測試設(shè)備優(yōu)劣點(diǎn)比對--邏輯分析儀與示波器

邏輯分析儀用做時序測試并不多，因?yàn)樗饕饔檬欠治龃a型，也就是分析信號線上跑的是什么碼，和代碼聯(lián)系在一起，在對于要求不高的情況下，可以用它來測試，可以分析是哪些指令或者數(shù)據(jù)。

邏輯分析儀相對示波器來說，優(yōu)勢就是通道數(shù)多，它的劣勢是探頭連接困難，除非設(shè)計的時候就已經(jīng)考慮了連接問題，否則飛線就是唯一的選擇，如果信號線在PCB的內(nèi)層，幾乎很難做到。

更多關(guān)于時序測試 信號完整性測試 SI測試 請聯(lián)系啟威測實(shí)驗(yàn)室；